Một hệ thống BPSK có xác suất truyền bit "0" bằng xác suất truyền bit "1". Giả thiết rằng khi hệ thống đồng bộ tốt, Eb/N0=9,6 dB dẫn đến xác suất lỗi bit bằng 10-5

. Trong trường hợp vòng khóa pha PLL bị

mắc lỗi pha .(phân tích bài toán và phân tích công thức được dùng trong bài làm):
a) Xác suất lỗi bit sẽ giảm cấp như thế vào nếu =250
b) Sai pha là bào nhiêu sẽ dẫn đến xác suất lỗi bit bằng 10-3